## 卵日本国特許庁(JP)

⑩ 特許出願公開

## ⑩公開特許公報(A)

昭61 - 139066

@Int\_Cl.4

識別記号

庁内整理番号

昭和61年(1986)6月26日 43公開

H 01 L 29/78 21/318 8422-5F 6708-5F

発明の数 1 (全.4頁) 審査請求 有

**図発明の名称** 

半導体装置の製造方法

願 昭59-261074 创特

願 昭59(1984)12月11日 四出

箱 仍発 眀 者 金 砂発 明 者 小 舋 和 箌 道 燇 川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内 川崎市幸区小向東芝町1番地

株式会社東芝多摩川工場内

明 渕 ⑦発 Ш

弘

川崎市幸区小向東芝町1番地

株式会社東芝多摩川工場内

株式会社東芝 の出 頋

川崎市幸区堀川町72番地

弁理士 鈴江 武彦 外2名 四代 理

> - 9月 赤田

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

絶縁ゲート型電界効果半導体装置のを製造する 惡 、 金属 電極配線 層を形成した後 、パッシペーシ ョン旗の形成に先立って水素を含まない雰囲気下 で熱アニールを行ない、且つスパッタ法によるシ リコン窒化度でパッシペーション膜を形成するこ とを特徴とする半導体酵母の製造方法。

3. 発明の詳細な説明

(発明の技術分野)

本発明は半導体装置の製造方法に関し、特に、 絶禄ゲート型電界効果半導体装置のパッシベーシ ョン膜を形成する方法の改良に係る。

(発明の技術的背景)

絶棒ゲート型電界効果半導体装置の一例として、 シリコンゲートによるMOS型半導体装置の一般 的な基本桐造を第2回に示す。 間図において、1 はP型シリコン基板である。抜シリコン基板1の

表層には相互に分離された N + 型のソース領域 2 およびドレイン領域3が形成され、そのチャンネ ル領域上にはゲート酸化額4を介して多結昌シリ コン層からなるゲート電極5が形成されている。 ゲート電極上には層間絶珠膜としてCVD-Si O2 競6が形成され、該CVD-SIO2 頭6上 にはコンタクトホールを介して夫々ソース及びド レイン領域にオーミックコンタクトしたドース電 **種7およびドレイン電極8、その他の金属配線が** 形成されている。

ところで、実際のMOS型半導体装置ではその 表面を保護して信頼性を推得するため、第2図に 示すように、第1図の基本的な構造に加え、その 上から最終保護膜(一般にパッシベーション膜と 呼ばれる) 9 を形成する。このパッシベーション 膜9としては、PSG膜(類を銀加したSiO2 腹)が従来一般に用いられている。然し乍ら、P SG苣によるパッシベーション製は耐湿性に同意 があり、且つ侵入した水によってPSG中に含ま れる燥が燐酸に転化されるため、ソース電極およ

びドレイン電板 7 、 8 等の金属配線(通常は A I が用いられる)が腐蝕して不良を生じ易いといった問題が発生していた。特に、水を通し易い樹脂封止パッケージの場合にはこの問題が顕著に現れ、装置の信頼性が著しく低下することになる。

そこで、近年では上記PSG膜に代えて、耐湿性の良好な窒化シリコン膜(以下SiN膜という)をパッシベーション膜に使用する試みが種々なされ、プラズマSiN膜を用いた例(下記文献1および文献2)、スパッタSiNを用いた例(下記文献3)が夫々報告されている。

22

文献 1

Fair & Sun審の「Thresyold—Voitage Insthility in MOSFET's due to Channel Hot Hole Emittion j;  $IE^3$  ED-28 pp83~94(1981)

文献 2

Sun他著: Proc 18th [nt. Rel. Phys. Symp. pp244 ~ 251 (1980)

エネルギーを持っている。 のは、シンンのは、アートを持っている。 のは、アートが、アートが、アートが、アートが、アートが、アートが、アーンのでは、アーンのでは、アーンのでは、アールのでは、アールのでは、アールのは、アール

これに対し、スパッタSiN膜をパッシペーション膜に用いる場合にはSIN膜形成の工程雰囲気中に水素は存在しないから、特性変動の増大を回避できることが期待される。ところが前記の文献3には、プラズマSiN膜を用いた場合に収べれば確かに特性変動は小さいが、PSG膜の場合

文献3

Mayer & Fare 著: I E <sup>3</sup> E D - 30. pp96~103 (1983)

(背景技術の問題点)

上記文献1~3には、SiN膜をMOS型半導体装置のパッシペーション膜に用いることで何れの場合にも期待通りの耐湿性を導られることが報告されている反面、夫々次のような別の問題を派生することが報告されている。

ます、プラズマSiN膜でパッシベーション膜を形成した場合には、MOS型半導体装置のコンダクタンス低下、関値電圧の変動が、PSG膜を用いた場合よりも大きいことが前記文献1および文献2に記載されている。著者等はその原因についても含及し、次のように述べている。

即ち、上記のようにトランジスタのコンダクタンスが動作中に低下する機構については、製造中の雰囲気やパッシベーション膜中に含まれる水素がMOSトランジスタのゲート酸化膜中に侵入し、この水素がトランジスタの動作領域で発生する高

に比較すると依然として特性変動が激しいという 事実が報告され、その原因として著者等は次のよ うに述べている。

即ち、PSG膜は水素を通し易いから、半導体装置中に取り込まれていた水素が系外に抜出せるのに対し、スパッタSIN膜は水素を通し難いため、パッシベーション膜の形成工程以前に半導体装置中に取込まれた水素が閉込められたまま外に抜出せない。従って、SIN膜形成時のスパッタ工程時に水果の侵入が生じなくても、水素による影響はPSG膜の場合より大きくなる。

(発明の目的)

本発明は上記事情に重みてなされたもので、スパッタSIN膜でパッシペーション膜を形成することにより良好な耐菌性を得ると共に、動作中のホットキャリアによる特性変動をも抑削して安定した高い信頼性を得ることができる半導体装置の製造方法を提供するものである。

(発明の概要)

本発明による半導体装置の製造方法は、絶縁ゲ

ート型電界効果半導体装置のを製造する際、金属電極配線層を形成した後、パッシペーション膜の形成に先立って水素を含まない雰囲気下で熱アニールを行ない、且つスパッタ法によるシリコン度化膜でパッシペーション膜を形成することを特徴とするものである。

この式に基いて計算すれば、第1回の状態において半導体装置中に取込まれている水素は、上記の熱アニールにより膜厚1μのCVD-SIO1膜6中を拡散して外部に放出されることが示される。

② 次に、スパッタ法により全面に膜厚5000人のSiN膜6を堆積してパッシペーション膜を形成し、第2図に示す構造のMOS型半導体装置を

なお、上記実施例の変形例として、第1図の状態でCVD-SIO」膜6の上に低温でプラスマCVD-SIO」膜を形成し、その後に熱アニー

(発明の実施例)

以下に本発明の一実施例を説明する。

(2) 次に、窒素雰囲気下において450℃で 15分間の熱アニールを施す。450℃における SiO2中の水素の拡散係数Dは、Pergason. Press社発行の{シリコンセミコンダクタデータ」 中に掲載されているように次の値を取る。

 $\sqrt{0} = 300 \mu / hr^{3/2}$ 

ル、スパッタSIN膜9を形成してもよい。このようにプラズマCVD-SIO2膜を体の強をを推持しても関することができる。また、吸収を防止することができる。また、吸収を防止することができる。また吸収に配って形成が知られており(例えば疑述の文献の配配である。なが知られている)、 酸化膜中に侵入する水素を減す上でも有効である。

また、上記夷施例における熱アニールは、窒素 雰囲気以外に他の不活性ガス雰囲気(例えばアルゴン等の希ガス雰囲気)で行なってもよく、真空 中で行なうことも可能である。

(発明の効果)

以上詳述したように、本発明によればスパッタ SiN膜でパッシペーション膜を形成することにより良好な耐湿性を得ると共に、動作中のホット キャリアによる特性変動をも抑制して安定した高い個類性を得ることができる絶縁ゲート型質界効

第 1 図


果半導体装置を製造できる等、類害な効果が得られるものである。

## 4. 図面の簡単な説明

第1図はMOS型半導体装置の製造工程におけるパッシペーション膜形成前の状態を示す断面図、第2図はパッシペーション膜を形成した状態のMOS型半導体装置を示す断面図である。

1 … P型シリコン基板、 2 … N \* 型ソース領域、 3 … N \* 型ドレイン領域、 4 ゲート酸化酸、 5 … ゲート電板、 6 … C V D - S i O z 膜、 7 … ソース電極、 8 … ドレイン領域、 9 … パッシペーション膜。

出版人代理人 弁理士 鈴江武彦



第 2 数

